内容简介
《计算机组成与设计：硬件软件接口（原书第5版）》是由计算机体系结构领域的权威学者戴维·A·帕特森和约翰·L·亨尼斯合著的一本经典教材。本书系统地介绍了计算机组成与设计的基本原理，重点阐述了硬件与软件之间的接口关系。全书内容涵盖了计算机抽象与技术、指令：计算机的语言、算术运算、处理器、大容量存储与I/O、并行处理器等核心主题。通过MIPS架构的实例，深入浅出地讲解了计算机体系结构的设计方法，包括数据通路、控制器、流水线、存储层次等关键概念。本书不仅注重理论知识的传授，还强调实际设计能力的培养，每章都提供了丰富的实例和练习题。第5版在保留前版精华的基础上，更新了内容，反映了计算机体系结构领域的最新发展，如多核处理器、GPU计算等。本书适合作为高等院校计算机专业本科生或研究生的教材，也可供相关领域的工程师和技术人员参考。
目录
出版者的话
本书赞誉
译者序
作者简介
第1章 计算机概要与技术
1.2 计算机系统结构中的8个伟大思想
1.3 程序概念入门
1.4 硬件概念入门
1.5 处理器和存储器制造技术
1.6 性能
1.7 功耗墙
1.8 沧海巨变：从单处理器向多处理器转变
1.9 实例：Intel Core i7基准
1.10 谬误与陷阱
1.11 本章小结
1.12 历史观点和拓展阅读
1.13 练习题
第2章 指令：计算机的语言
2.2 计算机硬件的操作
2.3 计算机硬件的操作数
本书赞誉
译者序
作者简介
第1章 计算机概要与技术
1.2 计算机系统结构中的8个伟大思想
1.3 程序概念入门
1.4 硬件概念入门
1.5 处理器和存储器制造技术
1.6 性能
1.7 功耗墙
1.8 沧海巨变：从单处理器向多处理器转变
1.9 实例：Intel Core i7基准
1.10 谬误与陷阱
1.11 本章小结
1.12 历史观点和拓展阅读
1.13 练习题
第2章 指令：计算机的语言
2.2 计算机硬件的操作
2.3 计算机硬件的操作数
2.4 有符号数和无符号数
2.5 计算机中指令的表示
2.6 逻辑操作
2.7 决策指令
2.8 计算机硬件对过程的支持
2.9 人机交互
2.10 MIPS中32位立即数和寻址
2.11 并行与指令：同步
2.12 翻译并执行程序
2.13 以一个C排序程序作为完整的例子
2.14 数组与指针
2.1 5 高级内容：编译C语言和解释Java语言
2.16 实例：ARMv7 （32位）指令集
2.17实例：x86指令集
2.18 实例：ARMv8 （64位）指令集
2.19 谬误与陷阱
2.20 本章小结
2.21 历史观点和拓展阅读
2.22 练习题
第3章 计算机的算术运算
3.2 加法和减法
3.3 乘法
3.4 除法
3.5 浮点运算
3.6 并行性和计算机算术：子字并行
3.7 实例：x86中流处理SIMD扩展和高级向量扩展
3.8 加速：子字并行和矩阵乘法
3.9 谬误与陷阱
3.10 本章小结
3.11 历史观点和拓展阅读
3.12 练习题
第4章 处理器
4.2 逻辑设计的一般方法
4.3 建立数据通路
4.4 一个简单的实现机制
4.5 流水线概述
4.6 流水线数据通路及其控制
4.7 数据冒险：旁路与阻塞
4.8 控制冒险
4.9 异常
4.10 指令级并行
4.11 实例：ARM Cortex-A8和Intel Core i7流水线
4.12运行更快：指令级并行和矩阵乘法
4.13 高级主题：通过硬件设计语言描述和建模流水线来介绍数字设计以及更多流水线示例
4.14 谬误与陷阱
4.15 本章小结
4.16 历史观点和拓展阅读
4.17 练习题
第5章 大容量和高速度：开发存储器层次结构
5.2 存储器技术
5.3 cache的基本原理
5.4 cache性能的评估和改进
5.5 可信存储器层次
5.6 虚拟机
5.7 虚拟存储器
5.8 存储器层次结构的一般框架
5.9 使用有限状态机来控制简单的cache
5.10 并行与存储器层次结构：cache一致性
5.11 并行与存储器层次结构：冗余廉价磁盘阵列
5.12 高级内容：实现cache控制器
5.13 实例：ARM Cortex-A8和IntelCore i7的存储器层次结构
5.14 运行更快：cache分块和矩阵乘法
5.15 谬误和陷阱
5.16 本章小结
5.17 历史观点和拓展阅读
5.18 练习题
第6章 从客户端到云的并行处理器
6.2 创建并行处理程序的难点
6.3 SISD、MIMD、SIMD、SPMD和向量机
6.4 硬件多线程
6.5 多核和其他共享内存多处理器
6.6 图形处理单元简介
6.7 集群、仓储级计算机和其他消息传递多处理器
6.8 多处理器网络拓扑简介
6.9 与外界通信：集群网络
6.10 多处理器测试集程序和性能模型
6.11 实例：评测Intel Core i7 960和NVIDIA Tesla GPU的Roofline模型
6.12 运行更快：多处理器和矩阵乘法
6.13 谬误与陷阱
6.14 本章小结
6.15 历史观点和拓展阅读
6.16 练习题
附录A 汇编器、链接器和SPIM仿真器
附录B 逻辑设计基础
2.5 计算机中指令的表示
2.6 逻辑操作
2.7 决策指令
2.8 计算机硬件对过程的支持
2.9 人机交互
2.10 MIPS中32位立即数和寻址
2.11 并行与指令：同步
2.12 翻译并执行程序
2.13 以一个C排序程序作为完整的例子
2.14 数组与指针
2.1 5 高级内容：编译C语言和解释Java语言
2.16 实例：ARMv7 （32位）指令集
2.17实例：x86指令集
2.18 实例：ARMv8 （64位）指令集
2.19 谬误与陷阱
2.20 本章小结
2.21 历史观点和拓展阅读
2.22 练习题
第3章 计算机的算术运算
3.2 加法和减法
3.3 乘法
3.4 除法
3.5 浮点运算
3.6 并行性和计算机算术：子字并行
3.7 实例：x86中流处理SIMD扩展和高级向量扩展
3.8 加速：子字并行和矩阵乘法
3.9 谬误与陷阱
3.10 本章小结
3.11 历史观点和拓展阅读
3.12 练习题
第4章 处理器
4.2 逻辑设计的一般方法
4.3 建立数据通路
4.4 一个简单的实现机制
4.5 流水线概述
4.6 流水线数据通路及其控制
4.7 数据冒险：旁路与阻塞
4.8 控制冒险
4.9 异常
4.10 指令级并行
4.11 实例：ARM Cortex-A8和Intel Core i7流水线
4.12运行更快：指令级并行和矩阵乘法
4.13 高级主题：通过硬件设计语言描述和建模流水线来介绍数字设计以及更多流水线示例
4.14 谬误与陷阱
4.15 本章小结
4.16 历史观点和拓展阅读
4.17 练习题
第5章 大容量和高速度：开发存储器层次结构
5.2 存储器技术
5.3 cache的基本原理
5.4 cache性能的评估和改进
5.5 可信存储器层次
5.6 虚拟机
5.7 虚拟存储器
5.8 存储器层次结构的一般框架
5.9 使用有限状态机来控制简单的cache
5.10 并行与存储器层次结构：cache一致性
5.11 并行与存储器层次结构：冗余廉价磁盘阵列
5.12 高级内容：实现cache控制器
5.13 实例：ARM Cortex-A8和IntelCore i7的存储器层次结构
5.14 运行更快：cache分块和矩阵乘法
5.15 谬误和陷阱
5.16 本章小结
5.17 历史观点和拓展阅读
5.18 练习题
第6章 从客户端到云的并行处理器
6.2 创建并行处理程序的难点
6.3 SISD、MIMD、SIMD、SPMD和向量机
6.4 硬件多线程
6.5 多核和其他共享内存多处理器
6.6 图形处理单元简介
6.7 集群、仓储级计算机和其他消息传递多处理器
6.8 多处理器网络拓扑简介
6.9 与外界通信：集群网络
6.10 多处理器测试集程序和性能模型
6.11 实例：评测Intel Core i7 960和NVIDIA Tesla GPU的Roofline模型
6.12 运行更快：多处理器和矩阵乘法
6.13 谬误与陷阱
6.14 本章小结
6.15 历史观点和拓展阅读
6.16 练习题
附录A 汇编器、链接器和SPIM仿真器
附录B 逻辑设计基础
重要申明：
本书由书友@rlaoy发布分享，仅供学习交流使用，版权归原作者所有。如有侵权，请联系我们删除。
本书由书友@rlaoy发布分享，仅供学习交流使用，版权归原作者所有。如有侵权，请联系我们删除。
📖 支持知识自由流动
每一本书的稳定访问，都离不开服务器、存储与带宽的长期维护。
